## This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representation of The original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

# THIS PAGE BLANK (USPTO)

#### **PCT**

### 特許協力条約に基づいて公開された国際出願



(51) 国際特許分類6 G06F 1/32, 1/08 (11) 国際公開番号 A1 WO00/02118

(43) 国際公開日

2000年1月13日(13.01.00)

(21) 国際出願番号

PCT/JP98/02985

(22) 国際出願日

1998年7月2日(02.07.98)

(71) 出願人 (米国を除くすべての指定国について) 株式会社 日立製作所(HITACHI, LTD.)[JP/JP] 〒101-8010 東京都千代田区神田駿河台四丁目6番地 Tokyo, (JP)

(72) 発明者;および

(75) 発明者/出願人 (米国についてのみ)

前島英雄(MAEJIMA, Hideo)[JP/JP]

〒187-8588 東京都小平市上水本町五丁目20番1号 株式会社 日立製作所 半導体事業部内 Tokyo, (JP)

(74) 代理人

弁理士 髙橋明夫(TAKAHASHI, Akio) 〒103-0025 東京都中央区日本橋茅場町二丁目9番8号 友泉茅場町ビル 日東国際特許事務所 Tokyo, (JP) (81) 指定国 CN, JP, KR, SG, US, 欧州特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)

添付公開書類


国際調査報告書

(54)Title: MICROPROCESSOR

(54)発明の名称 マイクロプロセッサ

(57) Abstract

In order to decrease the power consumption of a microprocessor and at the same time to increase the processing speed, the functional units (104 to 107) are each supplied with a plurality of clocks and a plurality of power-source voltages, and are each provided inside thereof with a clock change-over circuit and a power source change-over circuit. When a program is executed mainly using a particular functional unit, e.g., an FPU (106), the speed of operation of this functional unit is higher than that during the ordinary operation. For this purpose, a power consumption control circuit (102) supplies to the FPU (106) a power source/clock change-over signal (113c) that instructs to raise the clocks used and also raise the power-source voltage used so that the raised clocks can be used by the FPU (106). In order to compensate for an increase in a power consumption caused by an increase in the operation speed of the FPU (106), the power consumption control circuit (102) supplies to other functional unit, for example a CPU (105), the power source/clock change-over signal (113c) that instructs to lower the clocks that are used.



101 ... Power source/clock control unit

102 ... Power consumption control circuit

103 ... Clock distributing circuit

107 ... Peripheral input/output unit

104 ... Memory control unit

マイクロプロセッサの消費電力の低減と処理速度の向上を両立させるために、各機能ユニット104~107には複数のクロックと複数の電源電圧が同時に供給され、それぞれの内部にクロック切り換え回路と電源切り替え回路を設ける。特定の機能ユニットたとえば下PU106を主に使用するプログラムを実行するときに、この機能ユニットの動作速度を定常動作時よりも増大するために、消費電力制御回路102が、使用するように、使用する電源電圧も上げるように指示する電源・クロック切り換え信号113cをFPU106に供給する。このFPU106における高速動作に伴う消費電力の増大を償うために、消費電力制御回路102は、他の機能ユニットたとえばCPU105に、使用するクロックを下げるように指示する電源・クロック切り換え信号113cをCPU105に供給する。

PCTに基づいて公開される国際出願のパンフレット第一頁に掲載されたPCT加盟国を同定するために使用されるコード(参考情報)

アラブ首長国連邦 アルバニア アルメニア オーストリア オーストラリア アゼルバイジャン ポズニア・ヘルツェゴビナ バルドトス ロシア スーダン スウェーデン シンガポール スコーダニニア ドミニカ エストニア スペイン カザフスタンセントルシア SESIK リヒテンシュタイン スリ・ランカ リベリア LK リベリア レソト リハトセンブルグ ラトマンブルグ ラトヴィア モナココ モナルドヴァ マグドニア旧ユーゴスラヴィア 世和国 GGGGGGGGGHH ベルギ グルジア STTTTTTTTUUG MA MC BF ベナン ブラジル ベラルーシ タジキスタン タンザニア MD BBCCCCCCCCCCCDD トルクメニスタン 共和国マリ カナダ 中央アフリカ トルコ 'ッド・トバゴ ナ トリニダウカンダ インドネシド イスラエル インド インド インド インド ID MN MR モンゴル モーリタニア スイス コートジボアール ウカン 米国 ウズベキスタン ヴィエデースタン コーゴーカリンア コーゴーカ共和国 モマリダイコ メニラン・ メニラン・ オン・ オン・ コートンボッ カメルーン 中国 コスタ・リカ MX NE ZSTP イタリア 日本 ケニア ノールウェー ニュー・ジーランド ボーランド 南アフリカ共和国 ジンバブエ キューバ キブロス NO キルギスタン 北朝鮮 KG ポルトガル ドイツ デンマーク ΚR

#### 明 細 書

マイクロプロセッサ

#### 技術分野

5 本発明は、消費電力を増大しないで特定の回路ブロックを高速に 動作できるマイクロプロセッサに関する。

#### 背景技術

20

従来からもマイクロプロセッサの消費電力を下げる技術がいろい ろ提案されている。例えば特開平8-272579号明細書「可変 クロック発生装置」に見られるように、従来技術の多くは、マイクロプロセッサ内の複数のユニットの内、高速動作を必要としないユニットに供給するクロックの周波数を下げることにより消費電力を低減しようとしている。マイクロプロセッサの多くはCMOS回路で構成されているため、クロック周波数を低減することはCMOS回路が動作する割合(活性化率)を下げることになる。したがって、その方法は消費電力の低減に効果的である。

近年、マルチメディア分野の進展が著しく、それに適したマイクロプロセッサが要求されている。このような用途のマイクロプロセッサには、グラフィックスや画像処理のような複雑な処理を高速に実行できることが要求され、近年マイクロプロセッサのマシーンクロックも増大する方向にある。このため消費電力が増大するので、マイクロプロセッサでは消費電力の低減が重要課題である。

とくに最近では、たとえば、デジタルTVやゲーム機用のマイク 25 ロプロセッサのように、一般家庭などに普及していくマイクロプロ セッサが多くなっている。このような用途に使用されるマイクロプロセッサには、低コスト化のために安価なパッケージを使用できること、また、無風状態での使用に耐えることが要求期待される。これらの期待に応えるには、マイクロプロセッサの消費電力が低いことがとくに必要である。

このように、マイクロプロセッサには、とくに、マルチメディア 分野に使用するマイクロプロセッサには、高性能かつ低消費電力の マイクロプロセッサへの市場ニーズが高まっている。しかし、従来 技術は、マイクロプロセッサの消費電力を低減できるが、その消費 電力の低減と性能向上を同時に満たすことを考慮していない。

本発明の目的は、上記の問題を解決し、消費電力を増大しないで 性能のを向上できるマイクロプロセッサを提供することである。

#### 発明の開示

5

10

- 15 本発明では、特定の回路ブロックの動作速度をより高速なものに変更できるように、マイクロプロセッサに含まれる複数の回路ブロックの各々に、値が異なる複数の電源電圧を切り換えて供給し、周波数が異なる複数のクロックを切り換えて供給する。以下では周波数が高いクロックを高速なクロックと呼ぶことがある。
- 20 マイクロプロセッサの多くはCMOS回路により構成される。一般にCMOS回路等の論理回路の動作可能な最大周波数は、その回路に供給される電源電圧にほぼ比例して大きくなる。したがって、CMOS回路をより高速のクロックで駆動するためには、より高い電源電圧を供給する必要がある。このために本発明では複数の電源電圧を使用する。上記複数のクロックの内の最大周波数を有する最高速クロックは、上記複数の電源電圧の内の最大電源電圧が供給さ

10

20

れた回路ブロックで使用可能な周波数を有し、上記最高速クロックより低速のいずれかのクロックは、上記最大電源電圧より低いいずれかの電源電圧が供給された回路ブロックでも使用可能な周波数を有するように、上記複数のクロックの周波数および上記複数の電源電圧の値が選ばれる。上記最大の電源電圧が供給される回路ブロックは、その電源電圧が供給された状態で正常に動作可能なように、その電源電圧に対する耐圧を有する回路素子から構成される。

本発明では、マイクロプロセッサの高速化を実現するだけでなく、 消費電力も低減する。一般に、CMOS回路等の論理回路の消費電力は、その回路の動作周波数に比例し、そこに供給される電源電圧の自乗に比例する。したがって、本発明では、上記最大電源電圧と最高速クロックを同時に供給する回路ブロックの数を制限している。より具体的には、本発明では、

各回路ブロックに値が異なる複数の電源電圧を切り換えて供給す 15 るための電源供給回路と、

各回路ブロックに周波数が異なる複数のクロックを切り換えて供給するためのクロック供給回路と、

上記電源供給回路と上記クロック供給回路に、各回路ブロックに供給するクロックの切り換えとその回路ブロックに供給する電源電圧の切り替えを指示する制御回路とが設けられる。

上記制御回路は、いずれかの回路ブロックに上記最高速クロックと上記最大電源電圧を供給したときには、少なくとも一つの他の回路ブロックには、上記最高速クロックより低速のいずれかのクロックと上記最大電源電圧より低い電源電圧を供給する。

25 さらに具体的には、上記複数の回路ブロックの内、少なくとも一つの回路ブロックに供給するクロックを、その回路ブロックにそれ

20

25

まで供給していたクロックより高速のクロックへの切り替えるときには、他の少なくとも一つの回路ブロックに供給するクロックを、 その回路ブロックにそれまで供給していたクロックよりも低速のクロックへ切り替えられる。

5 こうして上記一つの回路ブロックの動作速度を増大したときに生じる消費電力の増大を、上記他の回路ブロックの消費電力の減少により償い、マイクロプロセッサ全体としての消費電力が所定の限界消費電力以下に抑える。

このような、ある回路ブロックへ供給するクロックの高速化と同 10 時に他の回路ブロックに供給するクロックの低速化を併用すること は、いろいろの態様で使用できる。

たとえば、ある回路ブロックを定常動作状態よりも高速に動作させることができる。その回路ブロックに定常動作状態で供給されるクロックより高速のクロックを供給すればよい。必要であれば、その回路ブロックに供給する電源電圧も増大する。たとえば、そのより高速なクロックが上記最高速クロックであるときには、その回路ブロックに上記最高の電源電圧を供給する。こうしてその回路ブロックの動作速度を増大する。このときに、いずれかの他の回路ブロックに供給するクロックを、定常動作状態で当該他の回路ブロックに供給されるクロックより低速なクロックに変更する。

あるいは、上記最高速クロックより低速のクロックで駆動されているいずれかの回路ブロックを上記最高速クロックで駆動することができる。このとき、他のいずれかの回路ブロックのクロックをより低速なものに変更する。たとえば、それまで上記最高速クロックが供給されていた他の回路ブロックがある場合には、当該回路ブロックに供給するクロックをより低速のクロックに変更する。

#### 図面の簡単な説明

図1は、本発明の一実施の形態によるマイクロプロセッサの概略 ブロック図である。

5 図2は、図1の装置で本発明を好適に実施するためのクロック分配回路の概略ブロック図である。

図3は、図1の装置で本発明を好適に実施するための中央処理装置の概略ブロック図である。

図4は、図1の装置で本発明を好適に実施するための消費電力制10 御回路の概略ブロック図である。

図5は、図5の装置に含まれた電力制御マップメモリの内容を示した図であるである。

図6は、図1のマイクロプロセッサでの消費電力と処理速度の変化を例示する図である。

15 図7は、図1の装置で本発明を好適に実施するための浮動小数点 演算ユニットの構成を示す図である。

図8は、本発明の一実施の形態におけるクロック切り換え回路の 概略ブロック図である。

図9は、本発明の一実施の形態における電源切り換え回路の概略 20 ブロック図である。

図10は、本発明の一実施の形態での電源供給手段の概略ブロック図である。

図11は、本発明の一実施の形態で使用できる他の電源供給手段の構成を示した図である。

25 図12は、本発明の他の実施の形態での消費電力制御回路の構成を示した図である。

発明を実施するための最良の形態

以下、本発明に係るマイクロプロセッサを図面に示した実施の形態を参照してさらに詳細に説明する。なお、以下においては、同じ参照番号は同じものもしくは類似のものを表わすものとする。また、第2の実施の形態以降においては、第1の実施の形態との相違点を主に説明するに止める。

#### <発明の実施の形態1>

図1に示すように、マイクロプロセッサ1200は、単一の大規 模集積回路(LSI)上に構成され、記憶制御ユニット104、中 10 央処理装置 (СР U) 1 0 5、浮動小数点演算ユニット (FP U) 106、周辺入出力ユニット107等の複数の機能ユニットと電 源・クロック制御ユニット101を有する。これらのユニットは、 それぞれ一つの回路ブロックにより構成されているが、実際には、 いずれかの機能ユニットが複数の回路ブロックにより構成されても 15 よく、また、複数の機能ユニットに属する回路が同じ一つの回路ブ ロックに含まれてもよい。上記ユニット101、104~107は、 データバス110、アドレスバス111および図示しない制御バス でもって互いに接続されている。なお、このマイクロプロセッサ1 200には、RAM (ランダム・アクセス・メモリ)、ROM (リ 20 ード・オンリー・メモリ)等の他のメモリユニットも上記複数のバ スに接続されているが、ここでは簡単化のためにこれらのメモリユ ニットは図示せず、その動作も説明しない。これらのメモリユニッ トは、複雑なタイミングで動作するので、それらへ供給する電源電 圧とクロックは変化させない。他の機能ユニットが設けられていて 25 もよいことは言うまでもない。

10

記憶制御ユニット104は、図示しないRAMに対するキャッシュメモリ(図示せず)を内蔵し、RAMに対するアクセス要求をそのキャッシュメモリに対して実行し、アクセス対象のデータがそのキャッシュメモリにないときには、RAMに対してアクセスする回路(図示せず)を含む。さらに、記憶制御ユニット104には、バス110,111に対するバスアービタ(図示せず)も設けられる。なお、後に説明するように、バス110,111を使用する異なる機能ユニットが異なるクロックで駆動される。しかし、それぞれのユニットがそれらのバスへのデータの送出タイミングあるいはそれらのバスからのデータの受信タイミングを決めるので、これらのバスの利用に関してはとくに問題は生じない。

周辺入出力ユニット107は、図示しない外部の周辺装置とCP U105との間でデータの転送を行う。

本実施の形態では、これらの機能ユニット104~107に、動作クロックとして複数の、ここでは3つの、周波数が異なるクロック CLKーa、CLKーb、CLKーcがクロック線115a~115cを介して同時に供給される。ここではクロックCLKーaは最も周波数が高い最高速のクロックであり、クロックCLKーbはそれより低い周波数を有する中間速のクロックであり、クロック CLKーbはそれより低い周波数を有する低速のクロックである。電源・クロック制御ユニット101には、これらの3つのクロックを発生するクロック分配回路103が設けられている。さらに、全機能ユニットには、電源電圧として、複数の、ここでは2つの値が異なる電源電圧VH、VLが電源配線116a、116bを介して同時に

各機能ユニットには、後に説明するように、クロック切り換え回

路(402(図7))と電源切り換え回路(401(図7))と同じ回路が設けられ、それぞれは、その機能ユニットに供給された3つのクロックと2つの電源電圧から、その機能ユニットが使用する一つのクロックおよび一つの電源電圧をそれぞれ選択する。本実施の形態では上記クロック分配回路103と各機能ユニットに設けられたクロック切り換え回路が本発明で使用するクロック供給回路を実現する。また、各機能ユニットに設けられた電源切り換え回路が本発明で使用するクロック供給回路を実現する。

CPU105には、後に詳しく説明するように、動作環境制御回 10 路503(図3)が設けられている。この回路はCPU105内で動作環境変更命令が実行されたときに、動作環境制御信号ENV (112)を生成し、電源・クロック制御ユニット101に供給する。この信号ENV(112)は、基本的には、各機能ユニットが使用するクロックと電源電圧とを各機能ユニット毎に選択可能にする情報を含んでいる。

電源・クロック制御ユニット101には消費電力制御回路102がさらに設けられている。この回路102は、動作環境制御信号ENV(112)に応答して、4つの機能ユニット104~107のそれぞれにおいて使用するクロックと電源電圧の選択を制御する4つの電源・クロック切り換え信号113aから113dを生成し、それぞれの機能ユニットのクロック切り換え回路(402(図7))と電源切り換え回路(401(図7))に供給する。こうして、動作環境制御回路503(図3)と消費電力制御回路102が、各機能ユニットのクロック切り換え回路と電源切り換え回路を制御して、その機能ユニットが使用する電源電圧とクロックを、各機能ユニットごとに変更する制御回路として機能する。

10

15

20

本実施の形態では、定常動作状態では、全ての機能ユニットは、中間速のクロック C L K ー b を使用すると仮定している。したがって、このクロック C L K ー b は、定常動作状態で使用するクロックで、このクロック C L K ー b はこのマイクロプロセッサの正規あるいは基準のクロックであるとも言える。このクロックにより、定常状態での動作速度あるいは正規の動作速度が実現される。最高速のクロック C L K ー a は、クロック C L K ー b により実現可能な動作速度よりも高速な動作速度を実現するために使用される。本発明は、消費電力の低減だけでなく、動作の高速化も図る。クロック C L K ー a はこの高速化のために使用される。低速のクロック C L K ー c は、電力消費を低減することを目的として低速動作を実行させるのに使用される。

なお、機能ユニットの構造によっては、各クロックたとえばクロック CLK-aと周波数が同じで位相が異なる他のクロックも必要な場合もある。本実施の形態でもそのような他のクロックを使用可能であるが、そのような他のクロックは、クロック CLK-aと同じと見なし、別に図示あるいは説明しない。

低い電源電圧VLは、定常動作時に使用する電源電圧である。この電源電圧はこのマイクロプロセッサの正規あるいは基準の電源電圧であるとも言える。この電源電圧は上記クロックCLKーbまたはクロックCLKーcを使用する機能ユニットで使用される。高い電源電圧VHは、電源電圧VLで実現できる定常動作より高速動作を実現するために使用される。

一般にCMOS回路の動作可能な最大周波数は、その回路に供給 25 される電源電圧にほぼ比例して大きくなる。したがって、CMOS 回路により高速の動作をさせるには、より高い電源電圧を供給する

必要がある。このような高い電源電圧が供給される回路ブロックは、 その電源電圧が供給された状態で正常に動作可能なように、その電 源電圧に対する耐圧を有する回路素子から構成される。

本実施の形態でも、マイクロプロセッサは、CMOS回路により 構成されていると仮定する。高い電源電圧VHは、各機能ユニット 内の回路を最高速クロックCLKーaに応答可能にする値を有する ように定められる。この電源電圧VHは、ある機能ユニットが最高 速クロックCLKーaに応答して高速動作をするときにその機能ユニットにより使用される。電源電圧VLは、各機能ユニット内の回 路をクロックCLKーbに応答可能にするに必要な値を有する電源電圧である。この電源電圧VLは、ある機能ユニットがクロック CLKーbに応答して定常動作をするときにその機能ユニットがクロック CLKーcに応答して低速動作をするときにも 使用される。

このように本発明では、回路ブロック用に用意された複数のクロックの内、最高速のクロックをいずれかの回路ブロックに供給するときに、回路ブロック用に用意された複数の電源電圧の内の最大の電源電圧をその回路ブロックに供給する。逆に、いずれかの回路ブロックに上記複数の電源電圧の内、上記最大電源電圧より低い電源電圧を供給するときには、上記複数のクロックの内、上記最高速のクロックより低速のクロックを供給する。

20

25

本発明では、マイクロプロセッサの高速化を実現するだけでなく、 消費電力も低減する。したがって、各回路ブロックが使用するクロックと電源電圧を選択するときに、これらの二つの要件を満たすように、この選択動作が制御される。一般に、CMOS回路の消費電

力は、その回路の動作周波数に比例し、そこに供給される電源電圧の自乗に比例する。したがって、全ての回路ブロックに上記最高速のクロック C L K - a と最大電圧 V H を供給した場合、マイクロプロセッサの消費電力は、定常動作の場合(今の例では、全ての回路ブロックに中間のクロック C L K - b と低い電源電圧 V L を供給した場合)よりはるかに増大する。

しかし、実際にはマイクロプロセッサが実行するプログラムの処理速度を増大するには、全ての回路ブロックを同時に高速化させる必要がない場合がある。したがって、本発明では、全ての回路ブロックを同時に高速に動作させるのではなく、プログラムの処理の高速化に寄与するいずれか一つまたは複数の回路ブロックを選択的に高速動作させる。そのために、それらの回路ブロックが使用するクロックと電源電圧を増大する。図1の場合には、上記最高速のクロックCLK-aと高い電源電圧VHを使用させる。

このような動作だけでは、定常動作状態よりは、マイクロプロセッサの消費電力は増大する。したがって、本発明では、いずれかの回路ブロックの動作クロックを増大するときには、他の回路ブロックの動作クロックを下げるようにする。これによりマイクロプロセッサ全体の消費電力を、予めマイクロプロセッサに対して定められた限界消費電力を超えないようにする。図1の場合には、具体的には、他の機能ユニットが使用するクロックを定常動作時のクロックCLKートの分ででで、クロックCLKーを使用した機能ユニットの消費電力の増大を、クロックCLKーでを使用した機能ユニットの消費電力の減少により償う。

このように、本発明では、複数の回路ブロックのいずれか一つに

与えるクロックあるいはクロックと電源電圧とを、より高速なクロックあるいはそのクロックとそのクロックのためのより高い電源電圧に変えるときには、上記複数の回路ブロックの内の少なくも一つの他の回路ブロックに供給しているクロックをより低速のクロックに変える。

5

10

15

20

なお、従来技術を適用したマイクロプロセッサの場合には、いず れかの機能ユニットに供給するクロックの周波数を低下させること により、その機能ユニットでの消費電力が変化する、特定の機能ユ ニットの性能は向上しない。すなわち、従来技術では、定常動作状 態では全ての機能ユニットを一定のクロックで動作させ、その後い ずれかの機能ユニット、例えば、CPUとFPUの両方の処理性能 を低下させてもよい状態になった場合には、これらの二つの機能ユ ニットに供給するクロックの周波数を定常動作時より低減する。こ の結果、マイクロプロセッサの電力は大幅に低下する。また、CP Uのみ処理性能を低下させてもよい場合には、CPUのクロックの 周波数のみを低下させる。この場合でも定常動作時より消費電力が 低下する。この従来技術にはある機能ユニットの消費電力を低減す るために、その機能ユニットの性能を低下しているだけである。定 常動作時より高い動作速度でいずれかの機能ユニットを動作させる という技術はない。したがって、定常動作時に使用するクロックよ り周波数が高いクロックを使用するあるいはそれに合わせて定常動 作時に使用する電源電圧より高い電源電圧を使用するという技術も ない。

以下、本実施の形態をさらに詳細に説明する。図2に示すように、 25 電源・クロック制御ユニット101内のクロック分配回路103は、 発振器800、分周回路802からなる一般的な構成である。発振

25

器800から出力される元のクロック801を分周回路802に入力し、これを必要に応じて分周することでクロックCLK-a~クロックCLK-cを作り出す。

図3に示すように、CPU105には、CPU本来の処理を実行するための命令処理回路500の他に、クロック切り換え回路502と電源切り換え回路501とが新たに設けられている。命令処理回路500内に動作環境制御回路503とラッチ504とが新たに設けられている。

本実施の形態では実行中のプログラム内に動作環境を変更するた めの命令が新たに設けられる。この命令は、特定のオペレーション 10 コードとオペランドを有し、オペランドではこのマイクロプロセッ サで実現する複数の動作環境を指定する。各動作環境は、各機能ユ ニットに与えるクロックと電源電圧の異なる組み合わせの一つを表 す。本実施の形態では後述するように4つの動作環境を用いる。し たがって、このオペランドは2ビットからなる。動作環境制御回路 15 503は、この命令を解読すると、その2ビットのオペランドをラ ッチ504に出力する。ラッチ504に保持された2ビットのオペ ランドは、動作環境制御信号ENV(112)として電源・クロッ ク制御ユニット101内の消費電力制御回路102に送出され、こ の消費電力制御回路102は、この信号112に応答してマイクロ 20 プロセッサの動作環境を変更する。その動作は後述する。

なお、命令処理回路 5 0 0 には、以下に説明するように種々の命令を実行するための種々の回路の他に整数演算回路および一群の内部レジスタを含むが、これらの回路は簡単化のために図示していない。命令処理回路 5 0 0 は、実行すべき命令を図示しない R O M もしくは R A M から読み出すためのメモリアクセス命令を記憶制御ユ

ニット104に、アドレスバス111、図示しない制御バスを使用 して送出し、記憶制御ユニット104内の図示しないキャッシュメ モリあるいは図示しないRAMもしくはROMからその命令が読み 出されたときに、その命令を解読し、その命令の実行を制御する。 解読された命令が図示しない ROMまたは RAMに対するデータア 5 クセス命令であるときには、メモリアクセス要求を記憶制御ユニッ ト104にデータバス110、アドレスバス111、図示しない制 御バスを使用して送る。解読された命令が整数演算命令であるとき には、命令処理回路500内の整数演算回路(図示せず)によりそ の命令が要求する演算を実行させる。解読された命令が浮動小数点 10 演算命令であるときは、その命令をFPU106に送り、このユニ ットによりその命令を実行させる。その命令が周辺入出力ユニット 107を使用する命令であるときも同様にして、その命令を周辺入 出力ユニット107に送る。

15 図4に示すように、電源・クロック制御ユニット101内の消費電力制御回路102は、電力制御マップメモリ600を有する。本メモリは、電源・クロック切り換え信号113a~113dを生成する情報を含む電力制御マップを記憶する回路であり、本実施の形態では、この回路はROMで構成される。このROMは、動作環境数の記憶位置の各々に、それぞれの動作環境制御信号ENV(1112)の値に対応する一組の電源・クロック切り換え信号113a~113dを記憶する。電源・クロック切り換え信号113a~113dを記憶する。電源・クロック切り換え信号113a~113dを記憶制御ユニット104、CPU105、FPU106、周辺入出力ユニット107に供給される電源・クロック切り換え信号である。なお、電力制御マップメモリ600に代えて同じ換え信号である。なお、電力制御マップメモリ600に代えて同じ

ような信号を生成できるゲート回路を使用してもよい。

- 10 (c1、c0) = (0、0) 中間速クロックCLK-b (c1、c0) 二 (0、1) 低速クロックCLK-c (c1、c0) = (1、0) 最高速クロックCLK-a なお(c1、c0) = (1、1)は使用されない。 本実施の形態では、次の4つの動作モードを使用する。
- 15 (A)全機能ユニット:定常動作

ここでは図1のマイクロプロセッサの全機能ユニットは、定常動作状態では中間速のクロックCLK-bと低い電源電圧VLで駆動されると仮定する。このときには、(d1、d0)=(0、0)である。このモードでは図5から分かるように、電源・クロック切り換え信号113a~cはいずれも(0、0、0)となる。この動作モードは、マイクロプロセッサを電源オンしたときまたは、下記のモードの動作が終了し、このモードを使用することを指定する動作環境変更命令が実行されたときに使用される。

このときのマイクロプロセッサ全体の限界消費電力は、パッケー 25 ジ、冷却条件などから決定され、マイクロプロセッサを構成する機能ユニットをどのように動作させるかに拘わらず、マイクロプロセ

ッサ全体の消費電力がこの限界消費電力を越えないように、マイクロプロセッサを設計する必要がある。以下では簡単化のために、供給するクロックと電源電圧を切り替える機能ユニット104~107における消費電力のみを議論する。これらのユニットにおける消費電力あるいはこれらのユニットに対する限界消費電力をあたかもマイクロプロセッサ全体の消費電力あるいはマイクロプロセッサ全体に対する限界消費電力として議論する。

このモードの時のマイクロプロセッサの消費電力Pは、図6の区間Aに示すように、図に点線で示す限界消費電力を越えないように定められている。たとえば、マイクロプロセッサの限界消費電力は2.1 wattで、低い電源電圧VL=2.0 v、中間速クロックCLK-bは200 MHzで、この定常動作時の消費電力はたとえば2.0 wattであると仮定する。記憶制御ユニット104、CPU105、FPU106、周辺入出力ユニット107が定常動作状態で消費する消費電力の割合をそれぞれ0.15,0.3,0.3,0.25と仮定する。すなわち、定常動作状態では、これらの機能ユニットでの消費電力はそれぞれ0.3,0.6,0.6,0.5 wattである。

#### (B) FPU: 高速動作

20 ここではFPU105と記憶制御ユニット104に最高速のクロックCLK-aと高い電源電圧VHを供給し、これらの機能ユニットを高速動作させる。CPU105と周辺入出カユニット107には低速のクロックCLK-cと低い電源電圧VLを供給し、低速動作をさせる。

 6 に対する電源・クロック切り換え信号 1 1 3 a、 1 1 3 c がいずれも (1、1、0) となる。 C P U 1 0 5 に対する電源・クロック切り換え信号 1 1 3 b と周辺入出力ユニット 1 0 7 に対する電源・クロック切り換え信号 1 1 3 d は (0、0、1) となる。

このモードは、たとえばCPU105が実行するプログラム部分 5 の命令の多くが、FPU106を使用する命令であるときに使用さ れる。このモードでは、CPU105と周辺入出カユニット107 が使用するクロックを低いクロックに変更した結果、これらの機能 ユニットの動作速度が遅くなるが、そのことがプログラムの処理速 度に影響がなければ、この後者の機能ユニットの動作速度の低下は 10 問題にならない。逆に、そのように動作速度の低下がプログラムの 処理速度に影響を実質的に与えないような機能ユニットを選ぶ必要 があり、このような選択はプログラムによっては可能である。元々 FPU106の性能向上を行なう必要があるプログラム部分を実行 する場合、そのプログラム部分によるCPU105の使用頻度は低 15 く、したがって、CPU105の回路の活性化率は低い。したがっ て、CPU105の低速動作は、このこれらのマイクロプロセッサ 全体の処理性能へ大きな影響を与えないと考えられる。

図1の場合、後に説明するように、いずれかの機能ユニットのクロックを変化させるときには、CPU105が実行するプログラムの中に、特定の命令を含ませ、CPU105がこの命令を解読したときに、上記クロックの変更が行われる。

このモードで、記憶制御ユニット104も高速動作させるのは、 これらの命令をより高速に図示しないRAMまたはROMもしくは 25 記憶制御ユニット104内の図示しないキャッシュメモリより高速 に読み出し、さらにそれらの命令が使用するデータをRAMまたは

20

ROMもしくは図示しないキャッシュメモリから高速に読み出すかあるいはその命令の実行結果データをそれらのメモリに高速に書き込むためである。

定常動作モードからこのモードに変更するときには、FPU10 6のクロックの周波数と電源電圧が定常モードの時のそれらより増大することになる。この結果生じるFPU106の性能Sは、図6の区間Bに示すように、最高の性能となる。一方、CPU105と周辺入出カユニット107に供給するクロックの周波数が下げられる。このように、定常動作モードより、FPU106を高速に動作させる場合、FPU106を高速動作させたことにより生じる消費電力の増加を、CPU105と周辺入出カユニット107を低速動作をさせることにより償っていると言える。

本実施の形態では、CPU105と周辺入出カユニット107が使用する電源電圧は下げないで、CPU105と周辺入出カユニット107が使用するクロックを、動作環境変更前に使用していた通常のクロックCLK-bから低速のクロック115cに切り換えることで、CPU105と周辺入出カユニット107の低消費電力化を達成する。これによりマイクロプロセッサ全体としての消費電力が、限界電力を超えないようにする。

- したがって、最高速クロックCLK-a、低速クロックCLK-cの周波数は、クロックCLK-bに代えてクロックCLK-cを使用する機能ユニットにおける消費電力の低下が、クロックCLK-bに代えてクロックCLK-aを使用する機能ユニットでの消費電力の増大を償うことが出来るように定める。
- 25 たとえば、最高速クロックCLK-aは250 MHz、低速クロックCLK-cは50 MHz、高い電源電圧VHは2.5 vと仮定する。

この動作モードでは、記憶制御ユニット104の消費電力は0.58 watt、FPU106での消費電力は1.758 watt、CPU105の消費電力は0.15 watt、周辺入出力ユニット107の消費電力は0.125 wattとなり、これらの合計は、2.03 wattとなる。したがって、この動作モードでも、図6の区間Bに示すように、マイクロプロセッサの消費電力は、上記定常動作時の消費電力2.0 wattより少し増大するが、限界消費電力2.1 wattよりは小さく抑えられる。

#### (C) CPU: 高速動作

- 10 ここではCPU105と記憶制御ユニット104に最高速のクロックCLK-aと高い電源電圧VHを供給し、これらの機能ユニットを高速動作させる。FPU106と周辺入出カユニット107には低速のクロックCLK-cと低い電源電圧VLを供給し、低速動作をさせ、る。
- このときには、(d1、d0) = (1、0) である。このモードでは図5から分かるように、記憶制御ユニット104とCPU10
   5に対する電源・クロック切り換え信号113a、113cがいずれも(1、1、0)となる。FPU106と周辺入出力ユニット107に対する電源・クロック切り換え信号113cは(0、0、

#### 20 1)となる。

25

したがって、定常動作モードからこのモードに変更するときには、 CPU105のクロックの周波数と電源電圧が定常モードの時のそれらより増大することになる。それに伴いFPU106と周辺入出カユニット107のクロックの周波数が下げられるのはFPUを高速に動作させる前述の動作モードの場合と同じである。

したがって、本実施の形態は、ある機能ユニットを定常動作状態

より高速に動作させるときに、他の機能ユニットに定常動作状態よりも低速な動作をさせる考えることができる。また、FPUを高速に動作させる前述の動作モードから、本動作モードに変更した場合には、CPU105のクロックの周波数が増大された。したがって、本実施の形態は、このような場合には他の機能ユニットたとえばFPU106のクロックの周波数を下げたと考えることもできる。また、FPUを高速に動作させる前述の動作モードから、本動作モードに変更した場合には、CPU105に供給するクロックを最高速クロックに変化し、そこに供給される電源電圧が最大電源電圧に変化されたことになる。したがって、本実施の形態は、このような場合に、最高速のクロックと最大電源電圧をすでに供給されている他の機能ユニット、たとえばFPU106のクロックの周波数と電源電圧をより低速のクロックとより低い電源電圧に変化したと考えることもできる。

15 このモードは、たとえばCPU105が実行するプログラム部分の命令の多くが、CPU105内の図示しない整数演算回路を使用する命令であるときに使用される。CPU105を高速動作させたことにより生じる消費電力の増加を、FPU106を低速動作をさせることにより償っている。このモードは、このモードを指定する動作環境変更命令が実行されたときに使用される。このモードで、記憶制御ユニット104も高速動作させる理由は、モードBの場合と同じである。

#### (D) 全機能ユニット:省電力動作

ここでは、全ての機能ユニットを低速クロックCLK-cと低い 25 電源電圧VLで動作させる。このときには、(d1、d0)=(1、1)である。このモードでは図5から分かるように、電源・クロッ

10

15

機能ユニット104~107は、電源・クロック切り換え信号1 13a~113dに応答するために以下のように構成されている。 図7に示すように、FPU106には、浮動小数点演算を実行す る浮動小数点演算回路400の他に、クロック切り換え回路402 と電源切り換え回路401とが新たに設けられている。

クロック切り換え回路 4 0 2 は、消費電力制御回路 1 0 2 から供 20 給される電源・クロック切り換え信号 1 1 3 cに応答して、クロック分配回路 1 0 3 から線 1 1 5 a ~ 1 1 5 c を介して供給される 3 つのクロック C L K - a ~ クロック C L K - c の内、このユニット が使用する 1 つのクロックを選択する。クロック切り換え回路 4 0 2 は、たとえば図 8 に示すように、3 つのクロック 1 1 5 a ~ 1 1 5 c の選択を行なうための A N D ゲート 1 1 0 0、1 1 0 1、1 1 0 2、O R ゲート 1 1 0 4 及び N A N D ゲート 1 1 0 3 から成る。 3 ビットの電源・クロック切り換え信号 1 1 3 cの内の 2 ビット (c1、c0)がそれぞれ(0、0)、(0、1)、(1、0)で あるときに、中間即クロック C L K - b、低速クロック C L K - c、最高速クロック C L K - aを選択し、線 4 0 5 を介して F P U 1 0 6 内の浮動小数点演算回路 4 0 0 に供給する。

5

10

15

電源切り換え回路401は、電源・クロック切り換え信号113 cに応答して、電源配線116a、116bを介して供給される2 つの電源電圧VH、VLの内、このユニット106が使用する電源電圧を選択する。電源切り換え回路401は、たとえば図9に示すように、2つの電源VH、VLを切り換えるためのMOSスイッチ1000、1001と、これらを駆動するバッファ回路1002、1003から成り、3ビットの電源・クロック切り換え信号113 cの内の p ビットが 0 または 1 のときにそれぞれ電源電圧VL、VHを選択する。選ばれた電源電圧は電源配線404により F P U 1 0 6 内の浮動小数点演算回路400に電源を供給する。

電源切り換え回路401とクロック切り換え回路402は、いずれもFPU106内に設けられ、その内部の浮動小数点演算回路400に電源電圧とクロックを供給するが、これらの回路は、実質的にFPU106に電源電圧とクロックを供給すると考えることが出20 来る。また、これらの回路401、402はFPU106の外に設けられていても良い。したがって、本明細書では、これらの回路が、FPU106に電源電圧とクロックを供給する回路である呼ぶことがある。このことは他の機能ユニットについても同じである。

図3に示したように、CPU105には、命令処理回路500の 25 他に、電源切り換え回路501とクロック切り換え回路502が設けられている。これらの回路501、502は、図9、8に示した

20

電源切り換え回路401とクロック切り換え回路402と同じ回路であり、電源・クロック切り換え信号113bに応答する。記憶制御ユニット104にも、FPU106内のクロック切り換え回路402と電源切り換え回路401と同じ構造を有し、電源・クロック切り換え信号113dに応答する回路(図示せず)が設けられる。周辺入出カユニット107にもFPU106内のクロック切り換え回路402と電源切り換え回路401と同じ構造を有し、電源・クロック切り換え信号113aに応答する回路(図示せず)が設けられる。

10 マイクロプロセッサ1200への給電は、たとえば図10に示すように、外部より2つの電源電圧VH、VLを電源配線116a、116bを介して直接各機能ユニット101、104~107に供給すればよい。また、図11に示すように、マイクロプロセッサ1201に、外部より一つの電源電圧たとえばVHを供給し、変圧回路1202により他の電源電圧VLを発生させてもよい。

本実施の形態によれば、プログラムにより特定の機能ユニットたとえば浮動小数点演算ユニットに高速性能が要求されたときに、その機能ユニットに供給するクロックの周波数を高め、それにより、その機能ユニットをより高性能に動作させる。一方、この高性能動作によって生じる消費電力の増加を他の機能ユニットに供給するクロックの周波数を低減することにより償い、マイクロプロセッサ全体の消費電力は、予め設定した消費電力を越えないようにしている。

#### <発明の実施の形態2>

本実施の形態では消費電力制御回路102内の電力制御マップメ 25 モリ600がRAMにより構成され、これにより電力制御マップメ モリ600内の制御情報がソフトウェアにより更新でき、多様な制 御を可能となる。

10

15

図12に示すように、RAMにより構成された電力制御マップメモリ600の手前にマルチプレクサ1300が配置される。 CPU105が実行するプログラム内に、電力制御マップメモリ600を書き換える命令を設け、CPU105内に、この命令を解読し、ソース選択信号1302を生成し、この命令が指定するマップアドレス1301とマップ更新データ1303を出力する回路を設ける。

マルチプレクサ1300は、ソース選択信号1302が供給されないときには、実施の形態1と同じように、動作環境制御信号ENV(112)を選択して電力制御マップメモリ600から一組の電源・クロック切り換え信号113a~113dを読み出す。ソース選択信号1302が供給されたときには、マルチプレクサ1300は、マップアドレス1301を選択し、電力制御マップメモリ600に書き込みアドレスとして供給し、マップ更新データ1303の書き込みを指示する。こうして、電力制御マップメモリ600プログラムにより所望の内容に書き換えることができる。

#### <発明の実施の形態3>

以上の実施の形態で示したマイクロプロセッサは、汎用のマイクロプロセッサであったが、とくにマルチメディア向けのマイクロプロセッサでは、FPUに代えて、グラフィックスや画像処理のような特殊な処理を実行する一つまたは複数の機能ユニットが使用される。これらの機能ユニットを高速に動作させるために、以上に説明した技術が適用できる。これらの特殊な処理は一般に処理時間が長い。したがって、それぞれの処理を実行する間、それぞれの処理を実行する機能ユニットを高速に動作させることがマイクロプロセッサの処理速度の向上に有効である。それでいて、マイクロプロセッ

サ全体の消費電力を限界消費電力以下に抑えることが出来る。

#### <変形例>

以上のいくつかの実施の形態の変形例がいくつかすでに以上の説明の中に記載された。また、以下にはいくつかの他の変形例を記載する。本発明は、以上の実施の形態に限られるのではなく、これらの変形例および他の変形例を含むいろいろの変形例によっても実現可能であることはいうまでもない。

- (1)実施の形態1では周辺入出カユニット107は定常動作か省電力動作しかしなかった。しかし、このユニットに高速動作をさせることもできる。たとえば、この周辺入出カユニット107としてモデム用の周辺入出カユニットを使用するときには、この機能ユニットを高速動作させることが望ましいことがある。
- (2)実施の形態1では、クロック生成回路103が全機能ユニットに共通に設けられ、全機能ユニットに複数のクロックを複数の共 通のクロック線を介して同時に供給している。各機能ユニット内に クロック切り換え回路が設けられた。しかし、これに代えて電源・ クロック制御ユニット内に各機能ユニット用のクロック切り換え回 路を設け、ここで各機能ユニットに供給すべきクロックを選択させ、 選択されたクロックを、その機能ユニット用に設けられたクロック 20 線を介して供給することもできる。あるいは複数の機能ユニットに 設けた共通のクロック切り換え回路により、それぞれの機能ユニット ト用のクロックを別々に出力させることもできる。このような構造 の回路も、本発明では、各機能ユニット毎に、クロックを切り換え る回路と考える。
- 25 実施の形態 1 では、全機能ユニットに全クロックを供給する信号 線を使用したが、本変形例では、各機能ユニットに対応して一つの

クロック信号線のみを使用すればよい。したがって、クロック信号 線が占めるチップ面積は少なくできる可能性がある。

同様に、実施の形態1では、全機能ユニットに複数の電源電圧が 複数の共通の電源配線を介して同時に供給し、各機能ユニットに電 源切り換え回路を設けている。これに代えて、上記クロック切り換 え回路の変形例と同様に電源電圧の切り換え回路を構成できる。本 発明では、このような構造の電源切り換え回路も、各機能ユニット 毎に電源電圧を切り換える回路と考える。

電源切り換え回路は、大電流の切替を必要とするので、他の回路 10 に供給する電源電圧が変動する恐れがある。したがって、この回路 を、各機能ユニットの外部、とくにチップ周辺部に設ける方が望ま しいことがある。同様に、クロック切り替え回路も各機能ユニット の外部とくにチップ周辺部に設けることが望ましい場合もある。

(3) 実施の形態1では、定常動作時には全機能ユニットが同じクロックと同じ電源電圧でもって動作した。しかし、本発明は、この場合に限らず、定常動作の時に、いずれかの機能ユニットに供給されるクロックあるいはクロックと電源電圧が他の機能ユニットに供給されるクロックあるいはクロックと電源電圧とは異なっていてもよい。

20 すなわち、定常動作の時に、いずれかの機能ユニットに供給されるクロックが他の機能ユニットに供給されるクロックより低速のクロックであってもよい。たとえば、定常動作時にはFPU106あるいは周辺入出カユニット107のみ低速クロックCLK-cを供給し、省電力動作を実行させ、他の機能ユニットには中間即のクロックCLK-bと低い電源電圧VLを供給しても良い。このときに、FPU106を中間速クロックCLK-bまたは最高速クロックC

LK-aで動作させるときに、他の機能ユニットたとえばCPU105に供給するクロックをより低速のクロックCLK-cに変更すればよい。

また、定常動作の時に、いずれかの機能ユニットに供給されるク ロックが他の機能ユニットに供給されるクロックより高速のクロッ 5 クが供給されてもよい。たとえば、定常動作時にはCPU105の みに最高速クロックCLK-aと最高電源電圧VHを供給し、高速 動作を実行させ、他の機能ユニットには、中間即のクロックCLK -bと低い電源電圧VLを供給しても良い。このときに、FPU1 06を最高速クロックCLK-aと最高電源電圧VHで動作させる 10 ときには、たとえばCPU105に供給するクロックをより低速の クロックCLK-bまたはクロックCLK-cに変更すればよい。 (4) 本発明は実施の形態1で使用した3つクロックより多いクロ ックを使用する場合にも適用できるのは言うまでもない。さらに、 本発明は実施の形態1で使用した2つ電源電圧より多い電源電圧を 15 使用する場合にも適用できるのは言うまでもない。しかし、この場 合でも、いずれかの機能ユニットに最高速クロック使用するときに は、最大電源電圧を使用し、最大の電源電圧より小さい電源電圧を 使用するときには、最高速クロックより低速のクロック使用する。 (5) 実施の形態1では、いずれかの機能ユニットを定常動作状態 20

(5)実施の形態1では、いずれかの機能ユニットを定常動作状態から最高速動作状態に変更する場合に、本発明に従って、他の機能ユニットの動作速度を低減した。しかし、より多数のクロックと電源電圧が使用される場合において、いずれかの機能ユニットのクロックを最高速でないクロックからそれより高速であるが最高速でないクロックに変更する場合において、最高速のクロックより低速のクロックが供給されている他の機能ユニットのクロックを、より低

速のクロックに変更し、それによりマイクロプロセッサ全体の消費 電力が限界消費電力を超えないようにすることもできる。

(6)以上の実施の形態では、省電力動作では、各機能ユニットには定常動作時と同じ電源電圧を与え、クロックのみをより低速のクロックに変更した。しかし、この場合、電源電圧として、省電力用の電源電圧を用意し、これを省電力動作をさせる機能ユニットに供給することもできる。この方法を採れば、省電力動作する各機能ユニットの消費電力はさらに低減される。

5

15

- (7)本発明は実施の形態1で用いた4つの動作モードと異なる複 10 数の動作モードを使用する場合にもあるいはこれらの4つの動作モードに他の動作モードを追加する場合にも適用できるのは言うまで もない。
  - (8) 実施の形態1では各機能ユニットが一つの回路ブロックにより実現されているマイクロプロセッサの例であるが、本発明は、より一般には複数の回路ブロックに区分されているマイクロプロセッサに適用できる。また、一つの回路ブロックの全体が同じクロックと同じ電源電圧で駆動される必要はなく、その一部が他と異なるクロックと電源電圧で駆動されてもよい。
- (9) 実施の形態 1 では、いずれかの機能ユニットに供給するクロックを中間速クロック C L K b から低速クロック C L K c に変更するときは、電源電圧は低い電源電圧 V L のままとした。しかし、これに代えて、低速クロック用のさらに低い電源電圧を用意し、低速クロック C L K c を使用するときに、電源電圧をこのさらに低い電源電圧に変更することもできる。この方法では、低速クロック C L K c を供給された回路ブロックの消費電力はさらに低減できる利点がある。但し、実施の形態 1 よりも必要な電源配線の数が増

大する。また、各回路ブロックへ供給する電源電圧の切り替え回数が増大する。

- (10)本発明はCMOSからなるマイクロプロセッサに限定されるのではなく、他の種類の回路たとえばBiCMOS回路からなるマイクロプロセッサにも適用できるのは言うまでもない。
- (11)実施の形態1では、定常動作状態では、全機能ユニットに低い電源電圧VLと中間速クロックCLK-bを供給し、いずれかの機能ユニットを最高速で動作させたいときに、その機能ユニットに最高速クロックCLK-aと最大電源電圧VHとを供給した。しかし、低い電源電圧は使用しないで、定常動作状態では、全機能ユニットに高い電源電圧VHと、中間速クロックCLK-bを供給する方法も考えられる。
- (12) 実施の形態 1 では、図示しないRAM、ROMという特定 の回路ブロックに供給するクロックと電源電圧は常に一定の周波数 と電圧を有していた。本発明は、このように一部の回路ブロックに 15 供給されるクロックの周波数が変化されない場合でも、他の複数の 回路ブロックに供給されるクロックの周波数がそれぞれの回路ブロ ックごとに変更される場合にも適用できる。もちろん全ての回路ブ ロックについて、それぞれに供給するクロックの周波数が変更され る場合にも本発明は適用できる。同様に、いずれかの回路ブロック 20 に供給されるクロックの周波数が、他のいずれかの回路ブロックに 供給されるクロックの周波数とは同一であるという条件を満たしな がら変更される場合にも本発明は適用できる。本発明では、マイク ロプロセッサ内の全ての回路ブロックの内の少なくとも複数の回路 ブロックに供給するクロックをそれぞれの回路ブロックごとに変更 25 するクロック供給回路を使用すればよい。言い換えると、このよう

に一部の回路ブロックに供給するクロックの周波数をそれぞれの回路ブロックごとに変更するクロック供給回路を使用する限り、そのクロック供給回路は、マイクロプロセッサ内の複数の回路ブロック毎に、異なる周波数のクロックを切り替えて供給する回路と考えるったができる。以上のことは電源電圧供給回路についても同じであり、一部の回路ブロックに供給する電源電圧の値をそれぞれの回路ブロックごとに変更する電源電圧供給回路を使用する限り、その電源電圧供給回路は、マイクロプロセッサ内の複数の回路ブロック毎に、異なる値の電源電圧を切り替えて供給する回路と考えることができる。

以上に詳述したごとく、本発明によれば、特定の回路ブロックを 高速で動作でき、それでいてマイクロプロセッサ全体の消費電力が 一定の限界消費電力を超えないマイクロプロセッサが得られる。

20

25

#### 請求の範囲

1.複数の回路ブロックと、

各回路ブロックに値が異なる複数の電源電圧を切り換えて供給するための電源供給回路と、

5 各回路ブロックに周波数が異なる複数のクロックを切り換えて供 給するためのクロック供給回路と、

上記電源供給回路と上記クロック供給回路に、各回路ブロックに供給するクロックの切り換えとその回路ブロックに供給する電源電圧の切り替えを指示する制御回路とを有し、

10 上記複数のクロックの内の最大周波数を有する最高速クロックは、 上記複数の電源電圧の内の最大電源電圧が供給された回路ブロック で使用可能であり、

上記最高速クロックより低速のいずれかのクロックは、上記最大電源電圧より低いいずれかの電源電圧が供給された回路ブロックでも使用可能であり、

上記制御回路は、いずれかの回路ブロックに上記最高速クロックと上記最大電源電圧を供給したときには、少なくとも一つの他の回路ブロックには、上記最高速クロックより低速のいずれかのクロックと上記最大電源電圧より低い電源電圧を供給するマイクロプロセッサ。

2. 上記制御回路は、上記複数の回路ブロックの内、少なくとも一つの回路ブロックに供給するクロックを、その回路ブロックにそれまで供給していたクロックより高速のクロックへの切り替えるのを上記クロック供給回路に指示するときには、他の少なくとも一つの回路ブロックに供給するクロックを、その回路ブロックにそれまで供給していたクロックよりも低速のクロックへ切り替えるように、

上記クロック供給回路に指示する請求の範囲 1 記載のマイクロプロセッサ。

- 3. 上記制御回路は、上記他の一つの回路ブロックに供給するクロックを上記より低速のクロックに切り替えるときには、その切り替え前に上記他の一つの回路ブロックに供給していた電源電圧を、上記クロックの切り替え後も引き続き上記他の一つの回路ブロックに供給させるように上記電源供給回路を制御する請求の範囲第2項記載のマイクロプロセッサ。
- 4. 上記制御回路は、上記他の一つの回路ブロックに供給するクロックを上記より低速のクロックに切り替えるときには、上記他の一つの回路ブロックに供給する電源電圧を、その切り替え前に上記他の一つの回路ブロックに供給していた電源電圧より低い電源電圧に切り替えることを上記電源供給回路に指示する請求の範囲第2項記載のマイクロプロセッサ。
- 20 上記他の少なくとも一つの回路プロックに供給すべき上記より低速のクロックは、定常動作状態で上記他の一つの回路プロックに供給されるクロックより低速なクロックである請求の範囲第2項記載のマイクロプロセッサ。
- 6. 上記制御回路は、定常動作状態では、上記複数の回路ブロッ 25 クに、上記最高速クロックより低速のクロックと上記最大電源電圧 より低い電源電圧を供給するように上記クロック供給回路と上記電

源供給回路を制御し、

上記複数の回路ブロックの一つが上記より高速なクロックが供給 される上記一つの回路ブロックとして使用可能であり、

上記複数の回路ブロックの一つが、上記より低速なクロックが供 5 給される上記他の一つの回路ブロックとして使用可能である請求の 範囲第5項記載のマイクロプロセッサ。

7. 上記制御回路は、定常動作状態では、上記複数の回路ブロックの内の少なくとも一つに、上記最高速のクロックと上記最大電源電圧を供給し、上記複数の回路ブロックの内の少なくとも一つには上記最高速クロックより低速のクロックと上記最大電源電圧より低い電源電圧を供給するように上記クロック供給回路と上記電源供給回路を制御し、

定常動作状態で上記最高速クロックより低速のクロックが供給される上記少なくとも一つの他の回路ブロックが、上記より高速なクロックが供給される上記一つの回路ブロックとして使用可能であり、定常動作時に上記最高速のクロックが供給される上記少なくとも一つの他の回路ブロックが、上記より低速なクロックが供給される上記他の一つの回路ブロックとして使用可能である請求の範囲第5項記載のマイクロプロセッサ。

- 20 8. 上記制御回路は、上記他の一つの回路ブロックに供給するクロックを上記より低速のクロックに切り替えるときには、定常動作時に上記他の一つの回路ブロックに供給していた電源電圧を、上記クロックの切り替え後も引き続き上記他の一つの回路ブロックに供給させるように上記電源供給回路を制御する請求の範囲第5項記載のマイクロプロセッサ。
  - 9 . 上記制御回路は、上記他の一つの回路ブロックに供給するク

ロックを上記より低速のクロックに切り替えるときには、上記他の 一つの回路ブロックに供給する電源電圧を、定常動作時に上記他の 一つの回路ブロックに供給していた電源電圧より低い電源電圧に切 り替えることを上記電源供給回路に指示する請求の範囲第5項記載 のマイクロプロセッサ。

5

20

- 10.上記制御回路は、上記より低速のクロックへの切り替えの指示を、上記一つの回路ブロックに供給すべき上記より高速なクロックが上記最高速クロックであるときに実行する請求の範囲第2項記載のマイクロプロセッサ。
- 10 11.上記制御回路は、上記他の一つの回路ブロックに供給する クロックを上記より低速のクロックに切り替えるときには、その切 り替え前に上記他の一つの回路ブロックに供給していた電源電圧を、 上記クロックの切り替え後も引き続き上記他の一つの回路ブロック に供給させるように上記電源供給回路を制御する請求の範囲第10 15 項記載のマイクロプロセッサ。
  - 12.上記制御回路は、上記他の一つの回路ブロックに供給するクロックを上記より低速のクロックに切り替えるときには、上記他の一つの回路ブロックに供給する電源電圧を、その切り替え前に上記他の一つの回路ブロックに供給していた電源電圧より低い電源電圧に切り替えることを上記電源供給回路に指示する請求の範囲第10項記載のマイクロプロセッサ。
- 13.上記制御回路は、上記マイクロプロセッサで実行中のプログラム内に設けられた、クロックと電源電圧を切り替えるための特定の命令に応答して、その命令が指定するクロックと電源電圧を切り替えるための情報に基づいて、上記複数の回路ブロックの内、そこに供給すべきクロックと電源電圧の少なくとも一方を切り替える

べき少なくとも一つの回路ブロックと、クロックと電源電圧の少なくとも一方の切り替え後の値を指示する変更信号を生成し、その変更信号を上記クロック供給回路と上記電源供給回路に供給する回路を有する請求の範囲第2項記載のマイクロプロセッサ。

- 5 14.上記変更信号は、それぞれ上記複数の回路ブロックの一つ に供給すべきクロックと電源電圧を指示する一組の変更信号からな る請求の範囲第13項記載のマイクロプロセッサ。
- 15.上記制御回路は、複数組の変更信号を記憶するメモリと、 上記特定の命令が指定する上記切り替えのための情報に基づいて 10 上記メモリから一組の変更信号を読み出し、上記電源供給回路と上 記クロック供給回路に供給する回路とを有し、

各組の変更信号は、それぞれ上記複数の回路ブロックの一つに供給すべきクロックと電源電圧を指示する一組の変更信号からなる請求の範囲第14項記載のマイクロプロセッサ。

- 16. 上記メモリは電気的に書き換え可能なメモリからなり、 上記制御回路は、特定の書き換え命令に応答して、上記メモリに 記憶された上記複数組の更新信号を書き換える回路を有する請求の 範囲第15項記載のマイクロプロセッサ。
  - 17. 上記クロック供給回路は、

25

20 上記複数の回路ブロックに共通に設けられ、上記複数のクロック を発生するクロック発生回路と、

それぞれ一つの回路ブロックに対応して設けられ、それぞれ上記 クロック発生回路により発生された上記複数のクロックの一つを選 択し、対応する回路ブロックに供給するための複数のクロック切り 換え回路を有する請求の範囲第2項記載のマイクロプロセッサ。

18. 上記クロック発生回路により発生された上記複数のクロッ

クを上記複数の回路ブロックに転送するための複数のクロック信号 線をさらに有し、

上記複数のクロック切り換え回路の各々は、対応する回路ブロック内に設けられ、上記複数のクロック信号線上の上記複数のクロックの一つを選択する回路からなる請求の範囲第17項記載のマイクロプロセッサ。

19. 上記複数のクロック切り換え回路は、

上記複数の回路ブロックの外部に位置し、上記マイクロプロセッサの周辺部に近い位置に設けられている請求の範囲第17項記載のマイクロプロセッサ。

20. 上記電源供給回路は、

5

10

上記複数の回路ブロックに共通に設けられ、それぞれ上記複数の 電源電圧を供給するための複数の電源配線と、

それぞれ一つの回路ブロックに対応して設けられ、それぞれ上記 複数の電源配線上の複数の電源電圧の一つを選択し、上記対応する 回路ブロックに供給するための複数の電源切り替え回路とを有する 請求の範囲第2項記載のマイクロプロセッサ。

- 21. 上記複数の電源配線は、上記複数の回路ブロックの近傍まで延在し、
- 20 上記複数の電源切り替え回路は、それぞれ対応する回路ブロック 内に設けられている請求の範囲第20項記載のマイクロプロセッサ。
  - 22. 上記複数の電源切り替え回路は、上記複数の回路ブロックの外部に位置し、上記マイクロプロセッサの周辺部に近い位置に設けられている請求の範囲第20項記載のマイクロプロセッサ。
- 25 23. 上記複数の電源電圧を、上記マイクロプロセッサの外部から上記複数の電源配線に供給する手段をさらに有する請求の範囲第

20

- 20項記載のマイクロプロセッサ。
  - 24. 電圧変換回路と、

上記複数の電源電圧の一つを上記マイクロプロセッサの外部から 上記電圧変換回路および上記複数の電源配線の一方に供給する手段 5 をさらに有し、

上記電圧変換回路は、上記一つの電源電圧から上記複数の電源電圧の内の他方の電源電圧を発生し、上記複数の電源配線の内の他方に供給する請求の範囲第20項記載のマイクロブロセッサ。

25. 複数の回路ブロックと、

10 各回路ブロックに値が異なる複数の電源電圧を切り換えて供給するための電源供給回路と、

各回路ブロックに周波数が異なる複数のクロックを切り換えて供給するためのクロック供給回路と、

各回路ブロックに供給するクロックの切り換えとその回路ブロッ 15 クに供給する電源電圧の切り替えを一定の条件下で上記電源供給回 路と上記クロック供給回路に指示する制御回路とを有し、

上記制御回路は、定常動作時には、上記複数の回路ブロックの内の所定の複数の回路ブロックに、上記複数のクロックの内の最大周波数を有する最高速クロックより低速のクロックと上記最大電源電圧より低い電源電圧を供給し、その後上記所定の複数の回路ブロックの内、最高速で動作させるべき少なくとも一つの回路ブロックに上記最高速クロックと上記最大電源電圧を供給するように上記電源供給回路と上記クロック供給回路を制御するマイクロプロセッサ。

- 26. 複数の回路ブロックと、
- 25 各回路ブロックに値が異なる複数の電源電圧を切り換えて供給するための電源供給回路と、

各回路ブロックに周波数が異なる複数のクロックを切り換えて供給するためのクロック供給回路と、

上記電源供給回路と上記クロック供給回路に、各回路ブロックに供給するクロックの切り換えとその回路ブロックに供給する電源電圧の切り替えを一定の条件下で指示する制御回路とを有し、


上記制御回路は、


5

上記複数の回路ブロックの内の第1の回路ブロックに供給するクロックと電源電圧より高速のクロックおよび高い電源電圧を、上記複数の回路ブロックの内の第2の回路ブロックに供給する第1のモルドと、上記第1のの回路ブロックに供給するクロックと電源電圧を上記第2の回路ブロックに供給する第2のモードと、上記第1の回路ブロックに供給するクロックと電源電圧より低速のクロックおよび低い電源電圧を上記第2の回路ブロックに供給する第3のモードを切り替えて上記クロック供給回路と上記電源供給回路に指示可能であるマイクロプロセッサ。

27.上記第1の回路ブロックは、中央処理ユニットを構成するための回路ブロックである請求の範囲第26項記載のマイクロプロセッサ。

28. 上記第2の回路ブロックは、浮動小数点演算ユニットを構20 成するための回路ブロックである請求の範囲第27項記載のマイクロプロセッサ。








Fig.4






Fig.5

<u>600</u>

11	2		113a			113b			113c			113d	
d1	d0	р	c1	c0	р	c1	с0	р	c1	с0	р	c1	с0
0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	1	1	1	0	0	0	1	1	1	0	0	0	1
1	0	1	1	0	1	1	0	0	0	1	0	0	1
1	1	0	0	1	0	0	1	0	0	1	0	0	1

Fig.6











Fig.9


<u>401</u>







*Fig.12* 



## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP98/02985

A CLASSIFICATION OF SUBJECT MATTER Int.Cl <sup>6</sup> G06F1/32, G06F1/08					
According to International Patent Classification (IPC) or to both national classification and IPC					
D CICI DS	SEARCHED				
Int.	cumentation searched (classification system followed by c C1 <sup>6</sup> G06F1/32, G06F1/08		· · · · · · · · · · · · · · · · · · ·		
Jitsu Kokai	on searched other than minimum documentation to the ex yo Shinan Koho 1926-1998 Jitsuyo Shinan Koho 1971-1998				
Electronic da	ata base consulted during the international search (name o	of data base and, where practicable, se	arch terms used)		
C. DOCUI	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where appro	priate, of the relevant passages	Relevant to claim No.		
Х	JP, 8-152945, A (NEC Corp.), 11 June, 1996 (11. 06. 96) (F	amily: none)	1-6, 8-13, 25, 26		
E	JP, 10-198455, A (Mitsubishi 31 July, 1998 (31. 07. 98) (F	1-3, 5, 6, 8, 10, 11, 17, 19			
. A	JP, 7-295695, A (Advanced Mic 10 November, 1995 (10. 11. 95) & EP, 676,686, A2 & US, 5,49	1-28			
A	JP, 7-20968, A (Xerox Corp.), 24 January, 1995 (24. 01. 95)	(Family: none)	1-28		
Furt	her documents are listed in the continuation of Box C.	See patent family annex.			
Special categories of cited documents:  'A" document defining the general state of the art which is not considered to be of particular relevance  'E" earlier document but published on or after the international filing date document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  'O" document referring to an oral disclosure, use, exhibition or other means  'P" document published prior to the international filing date but later than the priority date claimed		"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family			
Date of the actual completion of the international search 24 September, 1998 (24. 09. 98)  Date of mailing of the international search report 6 October, 1998 (06. 10. 98)					
Name an Ja	d mailing address of the ISA/ panese Patent Office	Authorized officer			
Facsimil	a No	Telephone No.			

## 国際調査報告

A. 発明の属する分野の分類(国際特許分類(IPC))

Int.Cl' G06F 1/32 G06F 1/08

## B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int.Cl' G06F 1/32 G06F 1/08

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1926-1998

日本国公開実用新案公報 1971-1998

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献				
引用文献の		関連する		
カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号		
X	JP,8-152945,A (日本電気株式会社),11.6月.19 96 (11.06.96), (ファミリーなし)	$ \begin{vmatrix} 1-6, \\ 8-1, 3, \\ 25, 26 \end{vmatrix} $		
E	JP,10-198455,A(三菱電機株式会社),31.7月.1 998(31.07.98),(ファミリーなし)	$egin{array}{c} 1-3,5, \\ 6,8,10, \\ 11,17, \end{array}$		
A	JP,7-295695,A (アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド),10.11月.1995 (10.11.95) &EP,676,686,A2&US,5,493,684,A	1 9 1 - 2 8		
A	JP,7-20968,A (ゼロックス コーポレイション),24.	1 – 2 8		

## |X|| C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

- \* 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」先行文献ではあるが、国際出願日以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」ロ頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって て出願と矛盾するものではなく、発明の原理又は理 論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日 24.09.98 国際調査報告の発送日 **06.10.98**国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 5 E 8527 明野邦彦 印 単野邦彦 町便番号100-8915 東京都千代田区霞が関三丁目4番3号 電話番号 03-3581-1101 内線 3522

C(続き).	関連すると認められる文献	日日・オーナマ
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
737-2 4	1月.1995 (24.01.95), (ファミリーなし)	
		1
	•	]
	•	
		}
		es.
		re a service de la service
·		
,		
I		